SPICE3F5

CMOS基本ゲートのモデリング

CMOSインバータの特性

　CMOS(Comprementary MOS) 回路は、pチャネルMOSFETとnチャネルMOSFETを一つのシリコンチップ上に集積して構成されます。直流定常状態における消費電力がなく、微細加工により高速動作が可能なためディジタル集積回路で最も主要な回路方式となっています。基本的な論理ゲート回路がどのように構成され、どのような電気的特性を示すかアナログ回路シミュレータで調べてみよう。

図7-1に CMOS インバータ回路を示します。図7-2は、図7-1に対応するシリコンチップ上のレイアウトと断面図です。但し、pチャネルとnチャネルを一直線に並べるため、ゲートポリシリコンを折り曲げて描いてあります。

CMOS Inverter
図7-1　CMOSインバータ回路図7-2　CMOSインバータのレイアウトパターンの一例

上記の回路をSPICEのサブサーキットで表すと図7-3のようになります。NMOS1、PMOS1は、MOSFETのデバイス定義名です。cmosINV の端子2, 3, 1 はそれぞれ入力、出力、VDD（+電源）です。VSS（-電源）は、内部でグランドに落としてあります。

* Subcircuit CMOS INV *
.SUBCKT cmosINV 2 3 1
M1 3 2 0 0 NMOS1 L=5u W=5u AD=36p AS=36p PD=24u PS=24u
M2 3 2 1 1 PMOS1 L=5u W=5u AD=36p AS=36p PD=24u PS=24u
C1 2 0 0.02pF
C2 3 0 0.02pF
*5u Rule NMOS
.MODEL NMOS1 NMOS(Level=2 Vto=0.5 Kp=35.2E-6 Nsub=1E16 Cgso=210p Cgdo=210p
+ Cj=4.9E-4 Cjsw=245p Ld=3E-7 Pb=0.94 Tox=50n Lambda=0.02 Uo=550
+ Ucrit=1E4 Uexp=0.1 Vmax=5E4 Neff=5.0)
*5u Rule PMOS
.MODEL PMOS1 PMOS(Level=2 Vto=-0.5 Kp=13.4E-6 Nsub=1E16 Cgso=210p Cgdo=210p
+ Cj=2.3E-4 Cjsw=117p Ld=3E-7 Pb=0.90 Tox=50n Lambda=0.02 Uo=210
+ Ucrit=1E4 Uexp=0.1 Vmax=5E4 Neff=5.0)
.ENDS

図7-3　CMOSインバータのサブサーキット記述

ここで、C1, C2はpoly-Si,およびAl配線に伴う寄生容量です。この値は、製造プロセスのパラメータとレイアウトパターンにより求めなければなりませんが、ここでは省略します。回路を高速動作させる場合には、さらに配線およびコンタクト抵抗と寄生インダクタンスを追加する必要があります。現在のディジタルシステムの動作周波数程度では、通常、集積回路内の寄生インダクタンスは無視できますが、プリント基板(PCB)では、1本の配線長が長いため、高周波回路の設計では、これを無視することが出来ません。この場合は、配線1mmに対して、1nH程度のインダクタンスを直列に挿入してシミュレーションを行います。

プリミティブゲートのモデリングと配線容量

[演習問題]

　AND, OR　...等の基本的な論理ゲートを総称してプリミティブゲートと呼ぶ。図7-4, 図7-5に２入力の CMOS NAND ゲートおよび CMOS NOR ゲート回路を示す。これらのプリミティブゲート回路を SPICE サブサーキットとして記述せよ。さらに、CMOS インバータおよびこれらのプリミティブゲートを用いた測定回路を構成し、DCおよびTRAN解析を行い論理機能が正しく動作しているかどうかを調べよ。但し、電源電圧はVDD=5V（VSS=0V）とする。

（参考）　使用デバイスやサブサーキットの数が増えてくると、SPICE入力ファイルの作成に時間が掛かり、また、入力ミスが増大します。そこで、.INCLUDE コマンドを使用して、別途用意したデバイス定義や汎用のサブサーキットを記述したファイルを挿入するようにすると便利です。使用法は、「SPICE3簡易コマンドリスト」を参照して下さい。

CMOS NAND Gate
図7-4　CMOS NAND

CMOS NOR Gate
図7-5　CMOS NOR

RSラッチと発振器の設計

[RSラッチ]

　図7-6に NORゲートを用いたRSラッチ（フリップフロップ）を示します。CMOS NORゲートのサブサーキットを用いて、RSラッチを構成し、論理機能を確認してみましょう。但し、電源電圧は5Vとします。また、電源電圧を変化させると、どのようなことが起こるでしょうか。

RS Latch
図7-6　CMOS RSラッチ

（参考）　ディジタル回路で特に重要なのは、クロック入力付きのフリップフロップです。RSラッチは、クロックに同期せず入力のタイミングでセット、リセットが掛かってメモリー要素としても使用できるますが、システム全体でタイミングを取る必要がある場合には、クロックのエッジ（立ち上がりや、立ち下がりのタイミング）でセット、リセット動作を行わせる必要があります。そして、クロック入力付きフリップフロップのクロックに対する動作速度の限界が、システム全体のスピードを決定することになります。もし、余裕があれば、クロック入力付き（エッジトリガー）フリップフロップの回路について調べ、シミュレーションをしてみよう。

[水晶発振回路]

[演習問題]

　図7-7にコルピッツ型水晶発振回路を示します。赤点線で囲んである部分が、水晶振動子の等価回路を表している。この部分のインピーダンスの周波数特性と発振回路の発振周波数（TRAN解析）を比較してみること。

（ヒント）　コルピッツ型だから水晶振動子はLとして働いているはずです。

Quartz Oscillator
図7-7　CMOS 水晶発振回路

Updated:


図7-1　CMOSインバータ回路	図7-2　CMOSインバータのレイアウトパターンの一例