1 準備 |
---|
1.1 FPGA開発環境の準備 |
MU200-SXは、FPGAボードにVDEC用拡張コネクタを搭載したものです。FPGAには、Altera社Stratixファミリの EP1S25F1020 が搭載されています。このデバイスは、Altera社のFPGA開発環境 Quartus II でコンフィギュレーションする必要がありますが、無料配布されている、Quartus II Web Edition は対応していません。正規版を購入するか、ユニバーシティ・プログラムでライセンスを取得する必要があります。また、コンフィギュレーションROMに書き込みを行うため にByteブラスタまたは USBブラスタ(またはこれらの互換品)が必要です。
1.2 HDLシミュレータの準備 |
入力ベクタは、HDLのテストベンチからVCDファイルを出力して使用します。Cadence社の ncverilog が使用できます。Verilog-XLが出力するVCDのフォーマットは、ncverilogと微妙に異なっているので、使用しないほうが無難です。アルテラ社の Quartus II は、入出力ポートを持たないトップモジュールが走らないので使用できませんでした(私が回避方法を知らないだけかもしれませんが)。
(参考)VCDは、Verilogシミュレーション結果のダンプリストです。LSI検証ツール関係では、標準的に使用されているフォーマットです。
1.3 VDEC DUTサブボードの準備 |
試作LSIのパッケージに対応したVDEC DUTサブボードが必要です。このボードは、各地のVDEC地域拠点大学(VDECサブセンター)のLSIテスタにVDEC試作チップをマウントするために作られたもので、東京大学VDECで提供されているソケット変換ボードではありません。各種パッケージへの対応状況は、サブセンターの管理者にお問い合わせください。
1.4 ワーキング・ディレクトリの作成 |
多数のファイルを作成することになるので、各測定ごとにワーキング・ディレクトリおよびその配下にFPGAディレクトリを作成することをお勧めします。必要なファイルを下記の表に示しますが、集積回路工学研究室の人は、まとめて C:\PowerMedusa 以下のディレクトリとファイルを全て自分のホームディレクトリにコピーしてください。必要なファイルがない場合は、MU200-SXに付属のCD-ROM内を探して、コピーしてください。
ファイル名 | 内容 |
---|---|
MU200LogicOut.exe | MU200のロジアナ機能制御プログラム |
SXマニュアルver*.pdf | MU200のハードウエア説明書 |
操作説明書ver*.pdf | 測定方法に関する説明書 |
SXピンアサイン表.xls | FPGAピン番号とMU200のデバイスやVDECサブボードピンの対応関係の表 |
FPGA/top_logiana.vなど | FPGAのデザインファイルを配下のディレクトリを含め全て |
FPGA/top_logiana.qsf | FPGAのピンアサインファイル(手入力するかここでダウンロードしてください) |
1.5 マニュアルに目を通そう |
初めてMU200を使用する人は、SXマニュアルver*.pdfを読んで、MU200の機能を把握してください。次に、操作説明書ver*.pdfを読んで、測定の仕組みと操作手順の概要を把握してください。MU200とPCを接続するUSBドライバのインストールがまだなら、操作説明書に従って、インストールしてください(集積回路工学実験室の開発用マシンはインストール済みです)。さらに、追加の注意書きがあれば、それも目を通しておいてください。それでも、FPGAの設計やLSIテスタの取り扱いに慣れた人でなければ、具体的な設定・操作方法はさっぱり分からないでしょう。本ページでは、このような人を対象に、上記の付属マニュアルを読んだことを前提として、説明および必要なデータを提供します。
MU200の信号の流れは、下記の図のようになります。FPGAは、ピンアサインスイッチ + ロジアナとして機能します。pinアサインは、チップごとに異なるため、測定チップごとにFPGAのHDL記述を編集してFPGAのコンフィギュレーションROMに書き込む必要があります。
測定結果を得るまでの操作の流れは下記の図のようになります。
1.6 信号アサイン表の作成 |
「FPGA - VDECサブボード - パッケージピン - パッド」を正しく接続するため、予め下記のような信号アサイン表を作成しておくと便利です。下記の例は、ATS-100(LSIテスタ)実習解説書で紹介した8bitカウンタを測定する場合の例です。別途必要な情報は、パッド番号 - パッケージ・ピン番号 - DUTサブボード・ピン番号の関係表です。(こちらを参照してください)
信号アサイン表作成の注意点
DUTサブボード上のピン番号表記 | ロジアナ内でのピン番号表記 | |
---|---|---|
表記法 | 5桁の10進数 | VDEC上位3桁[下位2桁] |
表記例 | 10707 10310 | VDEC107[7] VDEC103[10] |
実施例として使用するバイナリカウンタ
|
信号アサイン表の例
ロジアナの信号名 | テストベンチの信号名 | パッケージ・ピン番号 | DUTサブボードピン番号 |
---|---|---|---|
probe_out[0] | d7 | 54 | VDEC114[10] |
probe_out[1] | d6 | 53 | VDEC114[11] |
probe_out[2] | d5 | 52 | VDEC114[12] |
probe_out[3] | d4 | 51 | VDEC114[7] |
probe_out[4] | d3 | 49 | VDEC114[9] |
probe_out[5] | d2 | 50 | VDEC114[8] |
probe_out[6] | d1 | 48 | VDEC114[4] |
probe_out[7] | d0 | 47 | VDEC114[5] |
probe_out[8] | clk | 33 | VDEC107[11] |
probe_out[9] | rst | 34 | VDEC107[10] |
probe_out[10] | ld | 66 | VDEC103[6] |
probe_out[11] | en | 32 | VDEC107[12] |
probe_in[0] | q7 | 67 | VDEC103[5] |
probe_in[1] | q6 | 68 | VDEC103[4] |
probe_in[2] | q5 | 69 | VDEC103[9] |
probe_in[3] | q4 | 70 | VDEC103[8] |
probe_in[4] | q3 | 71 | VDEC103[7] |
probe_in[5] | q2 | 72 | VDEC103[12] |
probe_in[6] | q1 | 73 | VDEC103[11] |
probe_in[7] | q0 | 74 | VDEC103[10] |
probe_in[8] | w_cout | 31 | VDEC103[7] |
信号アサイン表作成用CSVファイルのダウンロード(記入例として上記データも入力してあります) |