ATS-100を使用するときは、まず本体上部を覆っている除電シートを外します。測定が終わった後は、除電シートをかけておきます。ATS-100を起動するには、次の手順を踏みます。各スイッチの場所は、図1.1を参照してください。

1. ATS本体の後方下部にあるブレーカを上げる
2. ATS本体の下部の空間（本当は、ATSを傾けるためのスペース）に入れてある、HP社直流電圧源のスイッチを入れる
3. 本体上部のスイッチをオンにする。ATS本体上部のIdleと書かれたLEDが転倒するまで待つ

ATS本体が起動すると、ワークステーション上で IMS Screenが使えるようになり、測定ができます。測定後のたち下げの方法は、立ち上げの逆順で行います。つまり、ATS本体上部の電源をOFFに、直流電圧源の電源を切り、ATS本体裏側のブレーカを落とします。

図1.1 (a)　ブレーカ	(b)　直流電圧源	(c)　ATS本体

1.2　DUTサブボードの取り付け

ATS本体には、様々なテクノロジで試作されたチップをテスターとEBプローバで測定できるようにした、VDECアダプトが取り付けられています。測定には、チップパッケージに応じたDUTサブボードをVDECアダプトに取り付けるのですが、取り付け方向に注意が必要です。VDECアダプトの1番ピン方向と書かれたシールが張られているところに、DUTサブボードの白い三角に塗られた角を合わせます。しかし、チップを乗せる方向は、ボードのシルク印刷の番号に合わせます。間違って、チップの1番ピンを、VDECアダプトの1番ピン方向に合わせると、シミュレーションの時に指定したピンに別のピンがアサインされます。ここでは、DUT-SUB-MOT23-80QFP というDUTサブボードを使用します。

また、ATS本体上部での作業は、チップやATSの静電破壊を防ぐため、静電気防止リストバンドを付けて行うこと。心配なら、図1.3の帯電防止ブロワーを使用するとよいでしょう。

図1.2　DUTサブボードの取り付け方	図1.3　帯電防止ブロワー

1.3　環境設定

IMS制御用のSUNワークステーション(vlsitest)にログインしてください。アカウントは、管理者に聞いてください。ログインしたら、作業用ディレクトリを作成します。~/data/ の下に自分の名前やプロジェクト名などのディレクトリを作成します。ただし、本実習では、予め用意された作業ディレクトリ ~/tutorial/ を使用するので、新たに作業ディレクトリを作成する必要はありません。

vlsitest> cd ~/data [RET]
vlsitest> mkdir 作業ディレクトリ名 [RET]
vlsitest> cd 作業ディレクトリ名 [RET]

1.4　タイムドメインレフレクトメトリ

通常、DUTサブボードの取り換えがあった場合、チップの信号ピンまでの信号の到達時間を揃えるために、TDR（タイムドメインレフレクトメトリ）を行ないます。TDRはチップを取り付ける前に行います。よほど正確な測定が必要な場合でなければ必要ありません。必要になったら、IMSのマニュアルを調べてください。

1.5　チップの取り付け

DUTサブボードにチップを取り付けるときは、ATS本体や直流電圧源の電源を切っておきます。静電気防止リストバンドまたは帯電防止ブロワーを使用しましょう。また、図1.4のようなVacuum Pickという工具を使用すると、チップを傷めず、用意にチップの取り換えができます。チップの取り付けは、DUTサブボードのシルクプリントの1番ピンに合わせて行います。間違っても、チップの1番ピンを、VDECアダプトに貼られた1番ピン表示の方向に合わせてはいけません。チップの1番ピンの見分け方は、VDECのチップ試作ページのパッケージ外観図を調べてください。本実習で使用するチップでは、1番ピン方向の角が少し面取りされています。

図1.4　Vacuum Pick

1.6　チップ試作からテストまでの流れ

チップ試作からテストまでの流れを簡単に説明したフローチャートを図1.5に示します。ATS-100 を制御するのが、IMS Screenであり、Verilog HDL のテストベンチ出力ファイルからテスタに読み込ませるテストベクトルを作成するのが、IMS Linkです。フルカスタム設計では、HSPICEのシミュレーション用入力ファイルとATS-100のテストベクトルを別々に作成する必要がありますが、京都大学より無料配布されている ST (Perl Package for Simulation and Test, http://www-lab13.kuee.kyoto-u.ac.jp/~kobayashi/ST/ )を使用すれば、Perl記述により、Verilog HDLとHSPICEの入力信号の両方に変換することができます。

図1.5　フローチャート

1.7　実習用チップとピンアサインについて

本実習では、実習用チップ(CMOS 1.2um, QFP80)の中の遅延バッファーと同期リセット付8ビットカウンターを使用します。パッドと回路の接続関係は、表1.1のとおりです。

図1.6　実習用チップ	図1.7　8bit カウンタのシンボル図

表1.1　信号パッドのリスト

パッド番号	信号名	役割
6	bin	遅延バッファ入力
7	bout	遅延バッファ出力
21	cout	キャリー
22	cin	カウントUP
23	clk	クロック（立上りエッジ）
24	rst	同期リセット
30	d0	データ入力(LSB)
31	d1	データ入力
32	d3	データ入力
33	d2	データ入力
34	d4	データ入力
35	d5	データ入力
36	d6	データ入力
37	d7	データ入力(MSB)
42	ld	ロード
43	q7	データ出力(MSB)
44	q6	データ出力
45	q5	データ出力
46	q4	データ出力
47	q3	データ出力
48	q2	データ出力
49	q1	データ出力
50	q0	データ出力(LSB)

予め、パッド番号−パッケージピン番号−DUTサブボードのピン番号−ATS100のポート番号の関係の表を作成しておく必要があります。ただし、最終的に必要となるのは、信号名-ATS100のポート番号の対応だけです。

• 「パッド番号 vs. パッケージピン番号」の図は一般公開されていません。VDECとNDAを結んでから、各プロセス/チップサイズに対応した図面を、VDECの設計規則のページでダウンロードしてください。
• 「パッケージピン番号 vs. DUTサブボードのピン番号」対応表は、DUTサブボードの上にシルク印刷されています。
• 「DUTサブボードのピン番号 vs. ATS100のポート番号」対応表については、下記よりダウンロードできます。
• 一部の「パッケージピン番号 vs. DUTサブボードのピン番号 vs. ATS100のポート番号」対応表は、下記よりダウンロードできます。

実習用チップの信号ピンアサインを表1.2に示します。信号名（チップ上のポート名）からATS-100のチャネル番号までの対応関係が記載されています。複数の電源電圧や論理振幅を使用する場合は、電圧も記入した表を作成すると便利です。

表1.2　実習用チップの信号ピンアサイン

Signal	Pad Pin#	Pkg Pin#	DUT Sub-board Pin#	ATS-100	IN/OUT
bin	6	9	11009	5A0	in
bout	7	10	11008	4A7	out
cout	21	31	10707	6B6	out
cin	22	32	10712	7B3	in
clk	23	33	10711	7B2	in
rst	24	34	10710	7B1	in
d7	37	54	11410	5B1	in
d6	36	53	11411	5B2	in
d5	35	52	11412	5B3	in
d4	34	51	11407	4B6	in
d3	32	49	11409	5B0	in
d2	33	50	11408	4B7	in
d1	31	48	11404	4B3	in
d0	30	47	11405	4B4	in
ld	42	66	10306	6A5	in
q7	43	67	10305	6A4	out
q6	44	68	10304	6A3	out
q5	45	69	10309	7A0	out
q4	46	70	10308	6A7	out
q3	47	71	10307	6A6	out
q2	48	72	10312	7A3	out
q1	49	73	10311	7A2	out
q0	50	74	10310	7A1	out
実習用チップのピン対応表 (上の表と同じ内容, CSV, 0.6kB)