home.gif
Visitor No. 89

MATLABのモデルからHDLを生成する手順のメモです。詳しくは、MATLABのヘルプセンターを読んでください。


Filter DesignerによるHDL生成

Half-Band Filterの例

  • MATLABのアプリメニューから、信号処理と通信 - フィルターデザイナーを選択
    • または、コマンドプロンプトから、filterDesignerと入力
  • フィルターデザイナフォームに下記のように設定(入力サンプリング周波数192kHz、通過帯域44kHz、34次のLPFの例)
    • (注)ハーフバンドフィルターは、出力のサンプリングレートが入力のサンプリングレートの1/2となるため fpass < fs/4 とする
HBF.png
  • フィルターデザイナーの左下アイコンから。量子化パラメータの設定(上から3番目のアイコン)を選択し、フィルター演算を固定小数点に設定
    • 浮動小数点(実数、複素数)を使ったHDLも生成できるが、論理合成の際に浮動小数点ライブラリが必要になるので、回路を小さくしたい場合は固定小数点を選ぶ。ただし、演算誤差が増加する。
  • フィルターデザイナーの左下アイコンから、フィルター設計(一番下のアイコン)を選択して、フィルター設計画面に戻り、フィルター設計ボタン(画面下部)をクリック
  • フィルターデザイナーのメニューから、ターゲット - HDLを生成... を選択
  • HDL生成フォームで下記のように設定
    • ここでは、言語としてVerilogHDLを使用
    • 名前には、設計を行うトップ階層モジュールの名前を設定
    • 必要ならテストベンチのタブで、テストベンチ(シミュレーション用のHDLコード)も設定する
    • クロック入力(clk)、リセット入力(reset)は、自動的に作成される。名称を変更する場合は、フィルターデザイナーのグローバル設定で信号名を指定する。
HBF-HDL.png
  • 生成ボタン(フォーム右下)をクリックすると、指定したフォルダにHDLコードが出力される

逆SinCフィルタの例

  • フィルターデザイナフォームに下記のように設定(入力サンプリング周波数96kHz、遮断周波数22kHz、186次のLPFの例)
    • (注)逆SinCフィルターは、fc < fs/2 とする
SINCI.png
  • フィルターデザイナーの左下アイコンから。量子化パラメータの設定(上から3番目のアイコン)を選択し、フィルター演算を固定小数点に設定
  • フィルターデザイナーの左下アイコンから、フィルター設計(一番下のアイコン)を選択して、フィルター設計画面に戻り、フィルター設計ボタン(画面下部)をクリック
  • フィルターデザイナーのメニューから、ターゲット - HDLを生成... を選択
  • HDL生成フォームで下記のように設定
    • 名前には、設計を行うトップ階層モジュールの名前を設定
    • 必要ならテストベンチのタブで、テストベンチ(シミュレーション用のHDLコード)も設定する
    • クロック入力(clk)、リセット入力(reset)は、自動的に作成される。名称を変更する場合は、フィルターデザイナーのグローバル設定で信号名を指定する。
SINCI-HDL.png
  • 生成ボタン(フォーム右下)をクリックすると、指定したフォルダにHDLコードが出力される

SimulinkによるHDL生成

高速フーリエ変換の例

  • MATLABのホームニューで、Simulinkアイコンをクリック
    • または、MATLABのプロンプトから、simulinkと入力
  • Simulinkスタートページが表示されるので、テンプレートのリストから、HDL Coderの項目を開き、「空のDUT」をクリック
  • Simulinkのシミュレーションメニューで、保存 - 名前を付けて保存...によりSimulinkプロジェクトを保存(ここではexampleとした)
    • 緑色のブロックが、これから設計を行うトップモジュールとなる
empty.png
  • 緑色のブロックをダブルクリックして、ブロック内部を下記のように書き直す
    • 部品の呼び出しは、Simulinkのシミュレーションメニューから、ライブラリーブラウザーのアイコンをクリック
      • FFT: DSP HDL Toolbox - Transform, 入出力ポート: HDL Coder - Commonly Used Blocks
FFT.png
  • トップ階層に戻って、下記のように修正する
    • 階層は、図面上部のタブまたは矢印ボタンで移動する
    • 部品の呼び出しは、Simulinkのシミュレーションメニューから、ライブラリーブラウザーのアイコンをクリック、下記部品の設定は、部品アイコンをダブルクリックして行う
      • Sine Wave: Simulink - Source(Amplitude 32767, Frequency 1Hz, Sample Time 1/2024), int16: Simulink - Signal Attributes(出力データ型 int16), Constant: Simulink - Source(信号属性 - 出力データ型 boolian)
      • 浮動小数点演算を使用しない場合は、入出力信号を整数かBoolianにしておく
TOP.png
  • Simulinkのシミュレーションメニューで、終了時間を256に設定し、実行ボタンをクリックして、シミュレーションを実行
  • シミュレーションが成功したら、図面中のScope(右端の部品)をダブルクリックして波形を確認
    • Scopeウインドウのツールボックスで、X軸Y軸のスケールのボタン(右から3つめ)をクリックして全体表示
      • 虚数(SINE成分)が出ているのが観測できる
simulation.png
  • SimulinkのHDLコードメニューで、設定アイコンをクリック
  • コンフィギュレーションパラメータのフォームで下記のように設定し(必要に応じて他の項目も設定)、適用ボタンをクリック
    • clk, resetは自動的に追加される、詳しい設定を行う場合は、左欄のリストからグローバル設定を選んで設定を行う
config.png
  • HDL生成可チェックボタンをクリックして、エラーまたは警告が無いことを確認
  • 生成ボタンをクリックしてHDLを生成
  • HDLの生成に成功すると、SimulinkウインドウにHDLコードが表示され、指定したフォルダの配下にHDLファイルが作成される
code-gen.png

Qualtusによる論理合成例

MATLABで出力したHDLコードは、論理合成可能なRTL記述になっているので、FPGAやASICに実装可能。ここでは、IntelのFPGA開発環境Quartus Primeを使用して論理合成できるか試してみる。Quartus Primeには、Pro, Standard, Liteの3エディションがあり、Lite版は無料。

  • Quartus Prime Liteを起動
  • New Project Wizardをクリック
    • 作業ディレクトリ、プロジェクト名を指定、Project TypeはEmpty Projectとする
    • Add Filesフォームで、作成しておいたHDLファイルを指定(ここでは、HBF.v を使用)
    • Family, Devices & Board Settingsでは、適当にdeviceを選ぶ(使用を想定するFPGAがある場合はそれを指定)
Quartus_New.png
Quartus_Main.png
  • メニューより、Processing - Start Compilation を選択
    • または、ツールバーの青三角をクリック
  • メニューの Tools - Netlist Viewers より RTL Viewer を選択して回路構成を確認
  • メニューの Tools - Netlist Viewers より Technology Map Viewer を選択して合成結果を確認
    • Technology Map Viewer には、Post Mapping(論理合成後の最適化結果) と Post- Fitting(配置配線後の最適化結果)がある
Quartus_Viewer.png

HDLシミュレーションについて

Quartus本体には、論理シミュレータが含まれていない。論理シミュレータとして、Questa Intel FPGA Edition が配布されている。Intelのサイトでライセンスの取得が必要(無料)。

  • Intelのサイトに登録したユーザアカウントでログインし、FPGAセルフサービスライセンスセンターに入る
  • メニューから、コンピュータとライセンスファイル - 全てのコンピュータを選択
  • 新規ボタンで、ライセンスをインストールするコンピュータを登録
  • ライセンスファイルがメールで送られてくるので、登録したコンピュータにコピーして(場所は任意)、環境変数LM_LICENSE_FILEにパスを設定
    • Windows11の環境変数は、設定 - システム - バージョン情報 - システムの詳細設定で追加できる


添付ファイル: filesimulation.png 18件 [詳細] fileQuartus_Viewer.png 17件 [詳細] fileQuartus_Main.png 19件 [詳細] fileQuartus_New.png 18件 [詳細] filecode-gen.png 19件 [詳細] fileconfig.png 18件 [詳細] fileTOP.png 21件 [詳細] fileFFT.png 19件 [詳細] fileempty.png 17件 [詳細] fileSINCI-HDL.png 16件 [詳細] fileSINCI.png 14件 [詳細] fileHBF-HDL.png 17件 [詳細] fileHBF.png 16件 [詳細] filehome.gif 7件 [詳細]
トップ   編集 凍結解除 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2022-06-14 (火) 09:31:41 (23d)