マスター上のMOSFETは、下図のように、D/S（ドレインまたはソース）, G（ゲート）, M（配線パーツ）が順番に並んでおり、第1層メタル(赤色)につながっている。さらに第1層メタルの両端は、第2層メタル(シアン色)に接続されている。これらのリソースをうまく利用して、回路を組み立てていく。第2層メタル（シアン）は、電源配線が邪魔をするため、MOSFETの上を縦に通過することができない。しかし、第1層メタル配線部品Mを用いて、MOSFETの中を配線が通過することができるようになっている。Body電極は、第1層メタルを使って既に配線済みである。
p-ch MOSFET行の構造
n-ch MOSFET行の構造
慣れるまでは、配線を入力する前に、どのように配線するか紙の上で考えておいたほうが、間違いが少ない。
インバータの下書き例を下図に示す。Bodyは接続済みなので表記していない。Tは、n-ch MOSFETのゲートをvss!に接続またはp-ch MOSFETのゲートをvdd!に接続することを意味している。これにより、ゲートがOFFになり、隣のMOSFETとのショートを防いでいる。
配線の下書き例
実際の配線例
配線が完了したら、COMMENTレイヤーで、[Create] → [Shape] → [Rectangle] によりインバータの周囲を囲っておく。また、[Create] → [Label...] で、セル名を書き込んでおくと、他の回路でインスタンスとして呼び出して使うときに、何のレイアウトか判別しやすい。
NANDのn-ch MOSFETは、2個が縦に、4個が横に並列接続される。縦の接続や横の接続は、マスタ―上でどのように表現できるか考えてみよう。
ノイズマージンを考慮したNAND回路
下記の接続では、G1-G2間、G2-G3間、G3-G4間のドレインとソースが互いにマージされ、配線が省略されている。配線と面積を減らすだけではなく、ドレインとソースが一つになることで、寄生容量が小さくなるため、動作が高速になる。
n-ch MOSFETの縦接続
下記のレイアウトでは、G1とG2のドレインとG3とG4のドレインがマージされる。
n-ch MOSFETの横接続
NAND回路は、4個並列されたn-ch MOSFETが縦2段に積まれている。このままレイアウトをすると配線が多くなるため、ここでは、下記のように配線を省略した等価回路を使用する。横方向に長い配線が必要になるが、n-chとp-chの間に2トラック、n-chの上に1トラック、p-chの上に2トラックの横方向配線が可能になっている。
2入力NANDの配線下書きの例