4. ディジタルモジュールの作成

HDLシミュレータを用いて動作検証したVerilog-HDL記述をミクストシグナル設計環境のライブラリ digi に登録する。Library Manager のメニューから [File] → [New] → [Cell View...] を選ぶと、Crate New File フォームが表示されるので、下記のように入力してOKボタンをクリックする。

Librarydigi
Celldco_tri16
Viewbehavioral
TypeVerilog
Open withRead HDL

自動的にテキストエディタが立ち上がる。~/d/sample/verilog3/dco_tri16.vをmoreコマンドなどで表示して、テキストエディタにコピー&ペーストする。CADツールが自動生成したVerilogモジュール宣言のスケルトンは必要ないので削除しておこう。テキストエディタの内容を保存し、テキストエディタを終了する。文法エラーがあると、この時点で修正を促すメッセージが出るので、修正を行う。今回は、既にシミュレーションにより動作確認済みなので、文法エラーは出ないはずである。Verilog-HDL記述がライブラリに登録されると、「Cellのシンボルがないので作りますか?」というメッセージが表示されるので、Yesボタンをクリックする。自動的にシンボルが作成され、Cell = dco_tri16 にsymbol viewが登録される。Library Managerでdco_tri16 のCell にbehavioral viewとsymbol viewが登録されていることを確認すること。これらの、Viewをダブルクリックすると、編集が可能になる。自動生成されたシンボルは全て四角の形状になるので、気に入らなければ編集可能だが、今回はそのまま進もう。他のディジタルブロックは、ライブラリ sample_kanazawa の中に用意してあるので、ディジタル部の作成はこれで完了。


[Table of Contents] [Next]


お問い合わせはこちらまで: kitagawa@is.t.kanazawa-u.ac.jp

Copyright (C) 2009- Akio Kitagawa, Kanazawa Univ.