1. 実習環境の準備 |
(1) 実習データのコピー
vlsi> mkdir ~/digi vlsi> cp /home/kitagawa/design/lab2014.tar ~/digi/ vlsi> cd ~/digi vlsi> tar xvf lab2014.tar
(2) CADツール環境の設定
vlsi> cd vlsi> mv .cshrc .cshrc.org2 vlsi> cp /home/kitagawa/design/ex.cshrc ~/.cshrc vlsi> source ~/.cshrc vlsi> ln -s ~/digi/lab2014/setlic setlic vlsi> ln -s ~/digi/lab2014 d
以後、~/digi/lab2014/ (~/d にリンクされている) を作業ディレクトリとして使用する。作業ディレクトリに下記のファイルとディレクトリがあることを確認すること。
vlsi> cd ~/d vlsi> ls -la
ファイル, ディレクトリ名 | 内容 |
---|---|
libraries | 設計ライブラリ(※1)を保存しておくためのディレクトリ |
setlic | CADツール環境設定ファイル |
.cdsinit, .cdsenv | Cadence社のCADツールのカスタマイズ設定ファイル |
sample/verilog1 - 5/ | verilog-HDL記述例の入ったディレクトリ |
Copyright (C) 2009- Akio Kitagawa, Kanazawa Univ.